大家好，欢迎来到IT知识分享网。
（一）下载安装Logsim 数字逻辑仿真软件
（二）在Logsim中设计一个1bit半加器电路，确保运算测试正确后，保存为子电路，文件名为half_adder.
1. 半加器
半加器电路是指对两个输入数据位相加，输出一个结果位和进位，没有进位输入的加法器电路。 是实现两个一位二进制数的加法运算电路。s为输出，c为进位
正值表如下
(三)在完成1bit半加器电路基础上，实现一个1bit全加器电路，保存为子电路，文件名为full_adder.
全加器英语名称为full-adder，是用门电路实现两个二进制数相加并求出和的组合线路，称为一位全加器。一位全加器可以处理低位进位，并输出本位加法进位。多个一位全加器进行级联可以得到多位全加器。常用二进制四位全加器74LS283
真值表如下
（四）理解全加器和二进制补码的原理，用Logsim设计实现一个4位二进制数的补码器电路，要求：当输入一个4位二进制数后，补码电路将输出对应的4位二进制补码
补码原理如下：
（1）正数与原码相同;
(2) 负数的补码，将其原码除符号位外的所有位取反（0变1，1变0，符号位为1不变）后加1。 同一个数字在不同的补码表示形式中是不同的。比如10进制数值-15的二进制原码是，其补码在8位二进制中是，然而在16位二进制补码表示中，不足位数要用符号位补全，也就是10001。
因为正数和负数的补码运算规则不一样，取决与输入二进制数的最高位（符号位）。从简单入手，你可以先只考虑输入为负数情况的补码运算。
补码运算中有一个加1运算，需要用全加器实现。 4位全加器可以用4个1位(bit)全加器级联得到。
如下：
（四）总结
通过对半加器和全加器的原理理解可以让我们学会对二进制补码的转换
免责声明：本站所有文章内容,图片，视频等均是来源于用户投稿和互联网及文摘转载整编而成，不代表本站观点，不承担相关法律责任。其著作权各归其原作者或其出版社所有。如发现本站有涉嫌抄袭侵权/违法违规的内容,侵犯到您的权益，请在线联系站长,一经查实,本站将立刻删除。 本文来自网络,若有侵权，请联系删除，如若转载，请注明出处：https://haidsoft.com/111445.html
