异步复位和同步释放

大家好，欢迎来到IT知识分享网。

前言

复位信号在数字电路里面的重要性仅次于时钟信号。对一个芯片来说，复位的主要目的是使芯片电路进入一个已知的，确定的状态，主要是触发器进入确定的状态。在一般情况下，芯片中的每个触发器都应该是可复位的。

一、为什么需要复位呢？

1. 复位可以使电路从确定的初始状态开始运行
   比如上电复位，上电的时候，为了避免上电后进入随机状态而使电路紊乱，这个时候就需要上电复位。时序电路是一个双稳态电路，上电之后必须要有一个初始态，才可以正常运行。组合逻辑电路，没有存储功能，不需要复位信号。
   
2. 复位可以使电路从错误状态回到可以控制的确定状态
   如果电路发生了异常，比如状态不正常，中断异常，firmware程序跑飞，这个时候就可以对电路进行复位，让它从错误的状态回到一个正常的状态。
   
3. 电路仿真时需要电路具有已知的初始值
   在仿真的时候，信号在初始状态是未知状态(也就是所谓的x，不过对信号初始化之后的这种情况除外，因为仿真的时候对信号初始化就使信号有了初始值，这就不是x了)。仿真的时候由于初始状态为未知态，控制电路一开始就陷入了未知态。仿真跟实际电路不同，仿真是“串行”的，仿真时控制信号的初始不定态会导致后续的控制信号结果都是不定态，也就是说，初始的不定态对控制通道是致命的。
   

二、同步复位

1. 同步复位定义

同步复位的前提是，复位信号只会在时钟的有效边沿去影响或者复位flip-flop。Reset可以作为组合逻辑的一部分送给FF的D端。这种情况下，reset只能放在if条件下。

2. 同步复位的实现

一个简单的同步复位的D触发器代码如下（示例）：

module sync_reset_dff_module ( input clk, input rst_n, // Synchronous reset input d, output reg q); always @ (posedge clk) if (!rst_n) q <= 1'b0; else q <= d; endmodule 

3. 同步复位的优点和缺点

同步复位优点

同步复位缺点

三、异步复位

1. 异步复位定义

异步复位电路即复位信号不随着系统时钟的边沿触发起作用。拥有异步复位的寄存器在设计过程中就多了一个引脚（复位引脚）。

2. 异步复位的实现

一个简单的异步复位的D触发器代码如下（示例）：

module async_reset_dff_module ( input clk, input rst_n, // Synchronous reset input d, output reg q); always @ (posedge clk or negedge rst_n) if (!rst_n) q <= 1'b0; else q <= d; endmodule 

3. 异步复位的优点和缺点

异步复位优点

异步复位缺点

四、异步复位同步释放

1. recovery time和removal time

2. 异步复位同步释放的含义

3. 异步复位同步释放的实现

一个简单的异步信号同步化代码如下（示例）：

//Synchronized Asynchronous Reset module sync_async_reset ( input clk, input rst_async_n, output reg rst_sync_n ); reg rst_s1; always @(posedge clk or negedge rst_async_n) begin if(!rst_async_n) begin rst_s1 <= 1'b0; rst_sync_n <= 1'b0; end else begin rst_s1 <= 1'b1; rst_sync_n <= rst_s1; end end endmodule 

当异步复位信号撤销时，用来同步的第二个寄存器输入的数据仍然是0，因此第二个寄存器是不会出现亚稳态的。第一个寄存器虽然可能出现亚稳态，即使其出现了亚稳态，这个亚稳态还需要通过第二个寄存器，这时第二个寄存器就起到了打拍的作用。也就是说，第二级的亚稳态只可能是上一级寄存器传播过来的，但是这个亚稳态经过第二级寄存器后，其大概率已经稳定下来了，就算稳定下来不为1，也就相当与复位信号多持续了一个周期而已。因此我们可以看出，使用异步复位同步释放时，异步复位撤销后需要额外等待一个时钟周期。

4. 异步复位同步释放优点

异步复位同步释放既解决了同步复位的资源消耗问题，又解决了异步复位的亚稳态问题，其根本思想是异步信号同步化。

总结

不同的复位方式有各自的优缺点。但是在工程中，一般都用异步复位的方法，最好是异步复位同步释放的方法。