MII 类型接口介绍

大家好，欢迎来到IT知识分享网。

MII 接口

• TXD (Transmit Data)[3:0]：数据发送信号，共4根信号线；
• RXD (Receive Data)[3:0]：数据接收信号，共4根信号线；
• TX_ER (Transmit Error)： 发送数据错误提示信号，同步于 TX_CLK，高电平有效，表示 TX_ER 有效期内传输的数据无效。对于 10Mbps 速率下，TX_ER 不起作用；
• RX_ER (Receive Error)： 接收数据错误提示信号，同步于 RX_CLK，高电平有效，表示 RX_ER 有效期内传输的数据无效。对于 10Mbps 速率下，RX_ER 不起作用；
• TX_EN (Transmit Enable)： 发送使能信号，只有在 TX_EN 有效期内传的数据才有效；
• RX_DV (Reveive Data Valid)： 接收数据有效信号，作用类型于发送通道的 TX_EN；
• TX_CLK：发送参考时钟，100Mbps 速率下，时钟频率为 25MHz，10Mbps 速率下，时钟频率为 2.5MHz。注意，TX_CLK 时钟的方向是从 PHY 侧指向 MAC 侧的，因此此时钟是由 PHY 提供的。
• RX_CLK：接收数据参考时钟，100Mbps 速率下，时钟频率为 25MHz，10Mbps 速率下，时钟频率为 2.5MHz。RX_CLK 也是由 PHY 侧提供的。
• CRS：Carrier Sense，载波侦测信号，不需要同步于参考时钟，只要有数据传输，CRS 就有效，另外，CRS 只有 PHY 在半双工模式下有效；
• COL：Collision Detectd，冲突检测信号，不需要同步于参考时钟，只有 PHY 在半双工模式下有效。

MII接口一共有16根线。

RMII 接口

　　RMII 即 Reduced MII，是 MII 的简化板，连线数量由 MII 的16根减少为8根。

• TXD [1:0]：数据发送信号线，数据位宽为2，是 MII 接口的一半；
• RXD [1:0]：数据接收信号线，数据位宽为2，是 MII 接口的一半；
• TX_EN (Transmit Enable)：数据发送使能信号，与 MII 接口中的该信号线功能一样；
• RX_ER (Receive Error)：数据接收错误提示信号，与 MII 接口中的该信号线功能一样；
• CLK_REF：是由外部时钟源提供的 50MHz 参考时钟，与 MII 接口不同，MII 接口中的接收时钟和发送时钟是分开的，而且都是由 PHY 芯片提供给 MAC 芯片的。这里需要注意的是，由于数据接收时钟是由外部晶振提供而不是由载波信号提取的，所以在 PHY 层芯片内的数据接收部分需要设计一个 FIFO，用来协调两个不同的时钟，在发送接收的数据时提供缓冲。PHY 层芯片的发送部分则不需要 FIFO，它直接将接收到的数据发送到 MAC 就可以了。
• CRS_DV：此信号是由 MII 接口中的 RX_DV 和 CRS 两个信号合并而成。当介质不空闲时，CRS_DV 和 RE_CLK 相异步的方式给出。当 CRS 比 RX_DV 早结束时（即载波消失而队列中还有数据要传输时），就会出现 CRS_DV 在半位元组的边界以 25MHz/2.5MHz 的频率在0、1之间的来回切换。因此，MAC能够从 CRS_DV 中精确的恢复出 RX_DV 和 CRS。

SMII 接口

　　SMII 即 Serial MII，串行 MII 的意思，跟 RMII 相比，连线进一步减少到4根；

• TXD：发送数据信号，位宽为1；
• RXD：接收数据信号，位宽为1；
• SYNC：收发数据同步信号，每10个时钟周期置1次高电平，指示同步。
• CLK_REF：所有端口共用的一个参考时钟，频率为125MHz，为什么 100Mbps 速率要用 125MHz 时钟？因为在每8位数据中会插入2位控制信号，请看下面介绍。

TXD/RXD 以10比特为一组，以 SYNC 为高电平来指示一组数据的开始，在 SYNC 变高后的10个时钟周期内，TXD 上依次输出的数据是：TXD[7:0]、TX_EN、TX_ER，控制信号的含义与 MII 接口中的相同；RXD 上依次输出的数据是：RXD[7:0]、RX_DV、CRS，RXD[7:0]的含义与 RX_DV 有关，当 RX_DV 为有效时（高电平），RXD[7:0]上传输的是物理层接收的数据。当 RX_DV 为无效时(低电平)，RXD[7:0]上传输的是物理层的状态信息数据。见下表：

SSMII 接口

　　SSMII 即 Serial Sync MII，叫串行同步接口，跟 SMII 接口很类似，只是收发使用独立的参考时钟和同步时钟，不再像 SMII 那样收发共用参考时钟和同步时钟，传输距离比 SMII 更远。

SSSMII 接口

　　SSSMII 即 Source Sync Serial MII，叫源同步串行 MII 接口，SSSMII 与 SSMII 的区别在于参考时钟和同步时钟的方向，SSMII 的 TX/RX 参考时钟和同步时钟都是由 PHY 芯片提供的，而 SSSMII 的 TX 参考时钟和同步时钟是由 MAC 芯片提供的，RX 参考时钟和同步时钟是由 PHY 芯片提供的，所以顾名思义叫源同步串行。

GMII 接口

RGMII 接口

SGMII 接口

TBI 接口

RTBI 接口

XGMII 接口

• TXD [31:0]：数据发送通道，32位并行数据。
• RXD [31:0]：数据接收通道，32位并行数据。
• TXC [3:0]：发送通道控制信号，TXC=0时，表示TXD上传输的是数据；TXC=1时，表示TXD上传输的是控制字符。TXC[3:0]分别对应TXD[31:24], TXD[23:16], TXD[15:8], TXD[7:0]。
• RXC [3:0]：接收通道控制信号，RXC=0时，表示RXD上传输的是数据；RXC=1时，表示RXD上传输的是控制字符。RXC[3:0]分别对应RXD[31:24], RXD[23:16], RXD[15:8], RXD[7:0]。
• TX_CLK：TXD和TXC的参考时钟，时钟频率156.25MHz，在时钟信号的上升沿和下降沿都采样数据。156.25MHz * 2 * 32 = 10Gbps 。
• RX_CLK：RXD和RXC的参考时钟，时钟频率156.25MHz，在时钟信号的上升沿和下降沿都采样数据。

XGMII 接口共74根连线，单端信号，采用 HSTL/SSTL_2 逻辑，端口电压 1.5V/2.5V，由于 SSTL_2 的端口电压高，功耗大，现在已很少使用。HSTL 即 High Speed Transceiver Logic，高速发送逻辑的意思。SSTL，即 Stub Series Terminated Logic，短路终止逻辑，主要用于高速内存接口，SSTL 目前存在两种标准，SSTL_3是3.3V标准；SSTL_2 是 2.5V 标准。

XAUI接口

文章转自：http://blog.chinaunix.net/uid-24148050-id-131084.html