大家好，欢迎来到IT知识分享网。
昨天帮朋友看一个高速8换层板的布线，遇到1000M以太网只能跑100M的问题，从硬件设计布局布线排查是否存在明显的隐患。详细看了原理图和PCB，布局布线挺工整漂亮的。从高速PCB设计的方面考虑还是发现有几个不足和值得优化改善的地方，这些地方也是硬件/PCB设计新手容易踩坑和疏忽的地方，特此发出来分享，大家互相学习，吸取经验提高设计水平。
这是一个8层板，采用经典的L1、L3、L8、L6四层作为信号优先布线层，L2和L7作为GND层，L5为PWR电源负片层，L4为预留的走线，除非其他层布不通再走此层布线，此层叠是最经典的对称8层通孔板层叠。整体布局布线非常工整漂亮。
1. 项目的网口的EMI防护使用了有源器件，更推荐用类似UFS08A2.8L04这种无源的接口防护芯片，百兆用1颗，千兆用2颗即可，这样网口的差分线布线不用打孔，减少走线打孔导致的阻抗不连续。实在一定要打孔的，高速差分线打孔换层最好1次，最多不要超过2次。
2. 所有千兆以太网、USB差分线走线有打孔的地方，旁边必须要打一个地孔，让高速回路通畅，否则正线阻抗连续了，但是信号回流路径回在打孔处不连续，导致容易出现高速高带宽时不稳定或出现莫名其妙的丢包偶发异常。
3. 千兆以太网的4对差分走线互相等长，相差不要超过1MM。每对差分线两根线之间也要自己等长不超过10mil。
4. 后续需要做EMC测试时，网口外壳不能直接接地，网口应该是接大地，与系统地应该通过1M并103/2KV再与板内GND相连，如果板上有PE大地，最后统一只在某一处用RC与系统地GND接通。网口除了针脚部分以外的区域所有层都按禁止铺铜处理。
千兆以太网走线需按100欧差分阻抗匹配，USB按90欧姆差分阻抗匹配进行设计，给线路板厂加工要按给出算好的层叠做阻抗控制生产，或让板厂帮忙算好按阻抗匹配及层叠参数，设计时将阻抗匹配的走线按工厂提供的参数进行设计。
产品的可靠性稳定性是靠设计出来的。
欢迎大家也分享分享您在做硬件设计时遇到的问题或学习提升经验，大家互相学习交流提升。 如有说的不对的地方，也欢迎大家指出斧正~~
免责声明：本站所有文章内容,图片，视频等均是来源于用户投稿和互联网及文摘转载整编而成，不代表本站观点，不承担相关法律责任。其著作权各归其原作者或其出版社所有。如发现本站有涉嫌抄袭侵权/违法违规的内容,侵犯到您的权益，请在线联系站长,一经查实,本站将立刻删除。 本文来自网络,若有侵权，请联系删除，如若转载，请注明出处：https://haidsoft.com/168096.html
