大家好，欢迎来到IT知识分享网。
Memory BIST
Design For Test:可测性设计，检测芯片的质量。
- ATE机器来产品测试花费很大，以秒来收费。SOC的功能很多，如何在测试中减少成本、减少时间，在大型的SOC设计中有需求。
- ARM内核里都有专门做测试的逻辑，比较常见的IP，比如每一块Memory，周围有BIST；另外一些 混合信号电路，有模拟BIST。pattern要少？
- 早期就要做DFT，与RTL设计是并行的。DC可以做DFT，扫描插入，用metor软件做，自动测试向量生成。
- 做设计时：RTLcode，在系统级加入DFT设计。
- 逻辑综合时：做DFT扫描插入，自动测试向量生成，错误仿真，看覆盖率。
早期的DFT分析和BIST设计与RTL电路功能设计是同步的。
- RTL可测性分析，RTL可验证性，RTL+电源供电信息UPF。考虑低功耗、芯片供电、模块是否正常允许。
- logic是扫描链，普通触发器换成可扫描的触发器。
- 考虑balance，策略平衡：DFT太多削弱芯片性能，太少测试的范围小
ATE测试、CPU测试、MBIST测试：自动诊断和修复功能。内存2G，把坏的屏蔽掉，剩下1.5G.。
SOC设计——（6）MBIST
免责声明：本站所有文章内容,图片，视频等均是来源于用户投稿和互联网及文摘转载整编而成，不代表本站观点，不承担相关法律责任。其著作权各归其原作者或其出版社所有。如发现本站有涉嫌抄袭侵权/违法违规的内容,侵犯到您的权益，请在线联系站长,一经查实,本站将立刻删除。 本文来自网络,若有侵权，请联系删除，如若转载，请注明出处：https://haidsoft.com/118270.html
