大家好，欢迎来到IT知识分享网。
摘要：
Flash存储器具有功耗低、存储容量大、体积小等特点,被广泛应用于嵌入式系统。目前Flash存储器多数使用串行接口进行擦写测试，存在着测试效率低、测试成本高等问题。针对以上问题，设计并实现了一种片上嵌入式Flash的测试接口。结合片上嵌入式Flash的接口特点和时序要求，设计了基于多线SPI的测试接口，并在确保稳定性的情况下实现了对多块Flash存储器并行测试的设计，提高了测试速度。通过NCverilog仿真结果表明，该设计有效缩短了测试时间，达到了测试要求，并成功应用于一款32位浮点微处理器中。
引言：
随着信息技术的飞速发展，用户对数据存储系统的容量、功耗、速度等要求也越来越严格[1-2]。Flash存储器相对传统的存储器件RAM而言，具有集成度高、体积小、成本低等优点[3-4]，因而随着集成电路的规模越来越大，Flash存储器飞速发展，逐渐成为系统芯片主流的容量存储媒体[5]。
目前Flash存储器在完成设计后，通常将串行标准接口作为测试接口进行擦写测试，而串行时钟频率比较低，传输数据慢，测试效率低。另一方面，Flash存储器的测试往往存在着擦除、编程数据比较慢的问题，这对存在多块Flash的芯片产生了巨大的测试量，需要进行大量重复的测试，导致需要的测试时间较长[6-7]，因此，如何提高测试效率，简化测试流程，在Flash测试中显得尤为重要。
本文对片上Flash存储器增加了测试接口，设计了片外测试通道，实现了片上嵌入式Flash的可测试性。为了提高测试速度，降低测试成本，一方面，设计了基于1/2/4/8线多线传输的SPI测试接口，在兼容串行传输数据的同时支持并行传输数据，另一方面，在确保稳定性的情况下，实现了灵活选定1/2/3块Flash存储器并行擦写测试的设计。
，下载论文PDF
点
免责声明：本站所有文章内容,图片，视频等均是来源于用户投稿和互联网及文摘转载整编而成，不代表本站观点，不承担相关法律责任。其著作权各归其原作者或其出版社所有。如发现本站有涉嫌抄袭侵权/违法违规的内容,侵犯到您的权益，请在线联系站长,一经查实,本站将立刻删除。 本文来自网络,若有侵权，请联系删除，如若转载，请注明出处：https://haidsoft.com/123879.html
