【数字电路】时序逻辑电路

大家好，欢迎来到IT知识分享网。

在组合逻辑电路中任何时刻电路的输出只取决于当前的状态，而时序逻辑电路的输出不仅取决于当前的输出，还和电路过去的状态有关。

1 时序逻辑电路认识

1.1 时序逻辑电路概述

时序逻辑电路是由下图所示的组合逻辑电路和存储单元两部分构成。

其中，具有记忆功能的存储单元室时序逻辑电路的必要部分，是时序逻辑电路区分组合逻辑电路的关键所在。这些存储单元一般都由边沿触发器构成，以保证多个输入都到达并稳定后再产生位唯一的输出，防止竞争导致的功能紊乱。在通常的工作过程当中，各触发器的状态只在时钟信号的有效沿处才会发生改变。

1.2 同步和异步时序逻辑电路

按照各触发器状态发生改变的时间是否同步，时序逻辑电路可分为同步时序逻辑电路和异步时序逻辑电路两大类。

判别方法：看构成电路的各个触发器是否由同一个时钟信号触发。如果电路中所有触发器都由同一个时钟信号触发，电路属于同步时序逻辑，否则属于异步时序逻辑电路。

2 时序逻辑电路的分析

时序逻辑电路分析是指对给出的电路分析其状态转化规律，关键在于能够从当前状态得到电路的新状态。

2.1 同步时序逻辑电路分析方法

1. 根据电路图，写出驱动方程
2. 根据驱动方程，列出状态转换表
3. 根据状态转换表（或触发器特性方程），得到状态转换方程
4. 自启动校验
5. 画出状态转换图，得出结论

2.2 异步时序逻辑电路分析方法

1. 写出各触发器的时钟脉冲信号
2. 写出电路的驱动方程
3. 将驱动方程带入各触发器的特性方程，得到状态方程
4. 假定初态为000，依次推导次态
5. 自启动校验
6. 画出状态转换图，得出结论

同步异步基本方法及原理一致，所以异步就不举例子了

3 同步时序逻辑电路的设计方法

由于同步时序逻辑电路比异步时序逻辑电路有更简单和可靠的逻辑关系，时序电路设计一般都采用同步时序逻辑来实现。

时序逻辑电路设计的目标是实现特定状态转换要求的电路。为满足特定的状态转换关系，需确定各触发器的输入（驱动）。

触发器的状态转移表(Transition Table)：
给出了触发器从一种状态转变成另一种状态时输入所应该满足的条件。

设计思路：

1. 根据功能和要求，确定需要的触发器类型及数量
2. 写出状态转换表
3. 得到各触发器的各输入端在不同状态下应满足的逻辑关系的卡诺图
4. 由卡诺图得到各触发器的驱动方程
5. 电路实现

基本上就是把同步时序逻辑电路的分析，逆着走一遍