JESD204B接口和Xilinx IP核学习笔记

大家好，欢迎来到IT知识分享网。

1、jesd204b概述

2、时钟

3、JESD时钟计算实例

JESD204B定义

1） 代码组同步（CGS）：

1. RX将SYNC～引脚拉低，发出一个同步请求。
2. TX从下一个符号开始，发送未加扰的/K28.5/符号（每个符号10位）。
3. 当R X接收到至少4个无错误的连续/K28.5/符号时，R X同步，然后将SYNC～引脚拉高。
4. R X必须接收到至少4个无错误8B/10B字符，否则同步将失败，链路留在CGS阶段。
5. C G S阶段结束，I L A S阶段开始。

注意：

1. 串行数据传输没有接口时钟，因此RX必须将其数位及字边界与 TX 串行输出对齐。RX 向 TX 发送 ~SYNC 请求信号，让其通过所有信道发送一个已知的重复比特序列K28.5。RX 将移动每个信道上的比特数据，直到找到 4 个连续的 K28.5 字符为止。此时，它不仅将知道比特及字边界，而且已经实现了 CGS。
2. RX_{SYNC的输出必须与RX的帧时钟同步，同时要求TX的帧时钟与}SYNC同步（可通过~SYNC复位TX的帧时钟计数器来实现）。
3. 不能使用交流耦合。（with the exception that SYNC~ should never be ACcoupled）。

2） 初始通道同步（ILAS）：

1.在JESD204B中，发送模块捕捉到SYNC~信号的变换，在下一个本地多帧（LMFC）边界上启动ILAS。

2.ILAS主要对齐链路的所有通道，验证链路参数，以及确定帧和多帧边界在接收器的输入数据流中的位置。

3.ILAS由4个多帧组成。每个多帧最后一个字符是多帧对齐字符/A，第一，三，四个多帧以/R字符开始，以/A字符结束。接收器以各通道的最后一个字符/A对齐接收器内各通道内各多帧的末尾。

4.这些特定的控制字符只用于初始通路对齐序列中，而不用在数据传输的任何其他阶段。CGS和ILAS阶段不加扰。

5.RX模块中的FIFO吸收信道偏移。

3） 数据传输阶段：没有控制字符，获取链路全带宽。利用字符替换来监视数据同步，多帧计数器LMFC。