一款ARM9核心板应用经验

大家好，欢迎来到IT知识分享网。

目录

一、背景

二、电路设计

三、PCB设计

四、总结 

一、背景

公司现有ARM9核心板存在ARM9和Flash芯片虚焊，烧不上程序、重新烧写程序，核心板插反、插针错位、插针氧化等问题，导致产品直通率低，且制造成本偏高。

为解决该问题，在市场上寻找ARM9核心板，通过筛选和测试，选用周立功公司A287核心板。经过测试接口满足产品需求，并通过电磁兼容测试。解决公司核心板存在问题，A287核心板采购价格和公司自行生产物料和制造成本持平，省去半成品检测和检测环节，详细资料请参考《A28系列无线核心板数据手册 V1.00》。

二、电路设计

1、  尽量复用核心板引脚默认功能，比如蜂鸣器(B25)、以太网PHY复位引脚(B22)，最好保持不变，否则需要原厂修改内核，版本较多导致后期维护工作量增加。

2、  以太网PHY复位引脚，建议和PHY芯片DP83848的23脚相连。虽然PHY芯片有RC复位，在以太网异常情况下可软件复位PHY。

3、  核心板复位引脚A4，模式配置引脚B26，系统固定功能，不用时引脚悬空即可。

4、  SD卡接口输出，最好加22R限流电阻，SD_CLK引脚上拉电阻，保证在SD卡读写过程中时钟稳定，加ESD防护IC，其结电容＜5pF。

5、  JTAG接口和液晶屏触摸接口B53-B56，不能当普通IO口使用。

6、  PHY地址线必须定义，不能悬空。以太网地址默认设置为00001，不用修改内核程序。

7、  如果使用TFT显示接口，接口中LCD_RST引脚不用连接液晶屏。

8、  A61和A62引脚USB_DEVICE，不能直接连5V，否则5V和3.3V电源会短路。

9、  LCD接口时钟线TFT_VCLK，加磁珠和电容滤波路，能有效除外部对时钟线干扰。数据线D0-D15建议加22R限流电阻。

三、PCB设计

   使用核心板后设计中最难处理地方不需要关心，需要注意5V、3.3V电源质量(纹波)和功率，外围接口电路参考推荐设计，PCB设计时注意地平面完整，其它方面遵序常规设计，出现风险就比较小。

1、关键信号预留测试点，方便维修检测。比如50M时钟、5V、3.3V、GND、RUN、ERR、等放测试点。

2、最好SD卡走线控制在80mm以内，尽量对信号线进行等长处理，否则可能造成SD卡无法启动。150mm以内走线不影响操作系统对SD卡 的读写，仅影响SD卡的启动。

3、核心板启动相关跳线帽，对应位置标注丝印说明，标示内容简单明了。

4、核心板有60P和80P板载连接器，引脚比较多且密，在引脚10、20、30等地方标注出来，方便测试。

四、总结 

对于科技含量相对高、需求量不大模块，不建议公司自行开发，首先公司从事该方面经验和资源有限，开发出来产品周期长、性能有待提高，整体下来成本并不低。选用市场上成熟度高模块(产品)，可以大大减少了产品开发风险，缩短产品研发生成周期及投入市场周期，增强产品市场竞争力。