大家好，欢迎来到IT知识分享网。
//基本D触发器
module D_EF(Q,D,CLK)
input D,CLK;
output Q;
reg Q; //在always语句中被赋值的信号要声明为reg类型 寄存器定义
always @ (posedge CLK) //上升沿，下降沿用negedge表示，^_^ 需要记忆
begin Q <= D; end
endmodule
//带异步清0、异步置1的D触发器
module D_EF(q,qn,d,clk,set,reset)
input d,clk,set,reset;
output q,qn;
reg q,qn;//寄存器定义
always @ (posedge clk or negedge set or negedge reset)
begin
if(!reset) begin q<=0;qn<=1;end//异步清0，低有效
else if(!set) begin q<=1;qn<=1;end //异步置1，低有效
else begin q<=~d;qn<=~d;end
end
endmodule
//带同步清0、同步置1的D触发器
reg q,qn;
always @ (posedge clk)
begin
if(reset) begin q<=0;qn<=1;end//同步清0，高有效
else if(set) begin q<=1;qn<=1;end //同步置1，高有效
附：D触发器二分频
module dff_2(clk,rst,clk_out);
input clk,rst;
output clk_out;
wire clk,rst;
reg clk_out;
always @(posedge clk or negedge rst)
if(!rst)
begin
clk_out<=0;
end
else
begin
clk_out<=~clk_out;
因为器件有时延所以可以这样，也因为时延所以多个D触发器可以组合成多位寄存器。
加入微信
更多内涵你懂的！
搜索微信公众号：电子产品世界
免责声明：本站所有文章内容,图片，视频等均是来源于用户投稿和互联网及文摘转载整编而成，不代表本站观点，不承担相关法律责任。其著作权各归其原作者或其出版社所有。如发现本站有涉嫌抄袭侵权/违法违规的内容,侵犯到您的权益，请在线联系站长,一经查实,本站将立刻删除。 本文来自网络,若有侵权，请联系删除，如若转载，请注明出处：https://haidsoft.com/189099.html
