数字电路基础知识——反相器的相关知识(噪声容限、VTC、转换时间、速度的影响因素、传播延时等)

数字电路基础知识——反相器的相关知识(噪声容限、VTC、转换时间、速度的影响因素、传播延时等)数字电路基础知识 反相器的相关知识 噪声容限 VTC 转换时间 速度的影响因素 延时等 反相器是数字电路中最基本的门电路之一 由 NMOS 和 PMOS 组成

大家好,欢迎来到IT知识分享网。

数字电路基础知识——反相器的相关知识(噪声容限、VTC、转换时间、速度的影响因素、延时等)

一、反相器的结构

在这里插入图片描述
反向器由NMOS和PMOS组成,栅端(G)相连作为输入端,漏断相连作为输出端,NMOS的源端接地,PMOS的源端接电源VDD.

二、反相器的电压、电流传输特性

在这里插入图片描述
AB:T1导通T2截止
BC:T1T2导通
CD:T1截止T2导通


VTC(Voltage Transfer Characteristics)曲线
在这里插入图片描述
VTC的形状基本上与高于阈值的操作相同。VTC陡峭部分的斜率取决于反向器的亚阈值斜率。

其中涉及到的的四个重要参数:

VIH:输入电压由高到低变化时,输出电压开始上升且传输特性曲线斜率为-1的点,即图中B点对应的输入电压。(仍能维持输出为逻辑 “0” 的最小输入电压

VIL:输入电压由低到高变化时,输出电压开始下降且传输特性曲线斜率为-1的点,即图中A点对应的输入电压。(仍能维持输出为逻辑 “1” 的最大输入电压

VOH:定义为最小合格高电平。(维持输出为逻辑“1”的最小输出电压)

VOL:定义为最大合格低电平。(维持输出为逻辑“0”的最大输出电压)

CMOS集成电路内部规定Vol = 0v,Voh = Vdd。

三、反相器的噪声容限(VTC曲线)

噪声容限定义
输入为高电平的噪声容限:VNH=VOH-VIH
输入为低电平的噪声容限:VNH=VIL-VOL
在这里插入图片描述


四、反相器的亚稳态

当反相器输入电压(Vil+Vih)/2接近于0.5Vdd,CMOS反相器的阈值电压也接近于0.5Vdd,这样输出不确定会是高电平还是低电平,输出呈亚稳态!

对于下面如下首尾相连的反向器结构:
图中的SNN即为静态噪声容限,方框面积越大,表示容限越大。
并且此电路只能工作在三种状态,分别是三个交点,当状态不在这三种状态时,输入、输出会将他们拉向两端。
在这里插入图片描述


五、反相器的动态特性

1)先解释两个名词

  1. Transition Time(转换时间)
    上升时间tr:从10%Vdd上升到90%Vdd的时间,
    下降时间tf:从90%Vdd下降到10%dd的时间。
    上升时间和下降时间统称为Transition Time,也有定义为20%到80%。
    在这里插入图片描述



  2. Propagation Delay(传播延时)
    输入信号变化到 50%Vdd输出信号变化到50%Vdd之间的时间。
    在这里插入图片描述

2)动态功耗

  1. 导通功耗PT:
    在这里插入图片描述
  2. 负载电容充放电功耗Pc
    在这里插入图片描述
    总功耗为P=PT+Pc

六、扇入(fan-in)和扇出(fan-out)
  1. 扇入:是指直接调用该模块的上级模块的个数。扇入大表示模块的复用程序高。
  2. 扇出:是指该模块直接调用的下级模块的个数。扇出大表示模块的逻辑复杂度高,需要控制和协调过多的下级模块;

对于一定扇出数的电路,电路的工作频率随之确定,一般工作频率越高,扇出数越小。在低频(< 1MHz)的工作条件下,CMOS电路的扇出数可以达到50以上。

因此。扇入越大越好,扇出越大越坏。在设计中,尽量减小扇出

免责声明:本站所有文章内容,图片,视频等均是来源于用户投稿和互联网及文摘转载整编而成,不代表本站观点,不承担相关法律责任。其著作权各归其原作者或其出版社所有。如发现本站有涉嫌抄袭侵权/违法违规的内容,侵犯到您的权益,请在线联系站长,一经查实,本站将立刻删除。 本文来自网络,若有侵权,请联系删除,如若转载,请注明出处:https://haidsoft.com/133098.html

(0)
上一篇 2025-07-26 16:26
下一篇 2025-07-26 16:45

相关推荐

发表回复

您的邮箱地址不会被公开。 必填项已用 * 标注

关注微信