39-PCIE转USB 3.0电路设计

39-PCIE转USB 3.0电路设计本文详细介绍了 PCIE 转 USB3 0 电路设计 包括瑞萨的 PD 和威丰的 VL805 芯片方案 涉及套片 桥片和 PCIEswitch 等概念 并以超威主板为例 展示了 PD 的特性 信号定义及设计要点 建议结合视频进行深入学习

大家好,欢迎来到IT知识分享网。

视频链接

PCIE转USB 3.0电路设计01_哔哩哔哩_bilibili

PCIE转USB 3.0电路设计

1、PCIE转USB电路设计基本介绍

很多CPU只有USB2.0的接口,没有集成USB3.0的接口,就需要通过PCIE转USB3.0。

2、PCIE转USB的两种方案

2.1瑞萨µPD(PCIe转USB3.0芯片)

39-PCIE转USB 3.0电路设计

39-PCIE转USB 3.0电路设计

39-PCIE转USB 3.0电路设计

39-PCIE转USB 3.0电路设计

39-PCIE转USB 3.0电路设计

39-PCIE转USB 3.0电路设计

2.2、威丰VL805(PCIe转USB3.0芯片)

39-PCIE转USB 3.0电路设计

39-PCIE转USB 3.0电路设计

39-PCIE转USB 3.0电路设计

3、套片、桥片、PCIE switch等基本介绍

3.1、套片(不需要)

3.2、PCIE switch

39-PCIE转USB 3.0电路设计

3.3、桥片

3.4、CPU本身自带的PCIE接口

4、以超威主板为例

39-PCIE转USB 3.0电路设计

5、PCIE转USB的方案(以µPD为例)

//国微电子: SMMP  USB3.0转换控制器对标µPD

瑞萨发布第三代USB 3.0控制器

39-PCIE转USB 3.0电路设计

μPD最多支持四个USB3.0个超高速端口,μPD最多支持两个USB3.0个超高速端口。

优势产品

应用

USB3.0

主机控制器

4port

uPDK8-701-BAC-A(QFN68 pin 8×8)

2port

uPDK8-701-BAA-A(QFN48 pin 7×7)

5.1、结构框图

39-PCIE转USB 3.0电路设计

39-PCIE转USB 3.0电路设计

μPD和μPD两者的区别在于

μPD   转出4路

μPD   转出2路

39-PCIE转USB 3.0电路设计

5.2、信号定义

1、Power supply

对于电源电压,系统要求

管脚符号

类型

描述

VDD33

Power

+3.3 V power supply

VDD10

Power

+1.05 V power supply.

AVDD33

PWR

+3.3 V power supply for analog circuit.

GND

GND

Ground

IC(L)

I

Test pin. Connect to ground.

39-PCIE转USB 3.0电路设计
2、Analog Signal

管脚符号

类型

描述

RREF

USB2

Reference resistor connection.

3、System Signal
3.1、clock

管脚符号

类型

描述

XT1

I

(OSC)

Oscillator in Connect to 24 MHz crystal.

XT2

O

(OSC)

Oscillator out Connect to 24 MHz crystal.

3.2、Interface Signal

管脚符号

类型

描述

PONRSTB

I

(3.3 V

Schmitt

Input)

Power on reset signal. When supporting wakeup

from D3cold, this signal should be pulled high

with system auxiliary power supply.

SMIB

O

(Open

Drain)

System management Interrupt signal. This is controlled with the USB Legacy Support Control/Status register.

3.3、PCI Express Interface

管脚符号

类型

描述

PECLKP

I

(PCIE)

PCI Express 100 MHz Reference Clock.

PECLKN

I

(PCIE)

PCI Express 100 MHz Reference Clock.

PETXP

O

(PCIE)

PCI Express Transmit Data+.

PETXN

O

(PCIE)

PCI Express Transmit Data-.

PERXP

I

(PCIE)

PCI Express Receive Data+.

PERXN

I

(PCIE)

PCI Express Receive Data-.

PERSTB

I

(3.3 V

Input)

PCI Express “PERST#” signal.

PEWAKEB

O

(Open

Drain)

PCI Express “WAKE#”signal. 

PECREQB

O

(Open

Drain)

PCI Express “CLKREQ#” signal.

39-PCIE转USB 3.0电路设计

这边仅以8个网络为一组PORT为例!实际是8X4(4组合计32根线)!

管脚符号

类型

描述

U3TXDP1

O

(USB3)

USB3.0 Transmit data D+ signal for SuperSpeed

U3TXDN1

O

(USB3)

USB3.0 Transmit data D- signal for SuperSpeed

U3RXDP1

I

(USB3)

USB3.0 Receive data D+ signal for SuperSpeed

U3RXDN1

I

(USB3)

USB3.0 Receive data D- signal for SuperSpeed

U2DP1

I/O

(USB2)

USB2.0 D+ signal for Hi-/Full-/Low-Speed

U2DM1

I/O

(USB2)

USB2.0 D signal for Hi-/Full-/Low-Speed

OCI1B

I

(3.3 V

Input)

Over-current status input signal.

PPON1

O

(3.3 V

Output)

USB port power supply control signal.

3.5、SPI Interface

管脚符号

类型

描述

SPISCK

O

(3.3 V

Output)

SPI serial flash ROM clock signal.

SPICSB

O

(3.3 V

Output)

SPI serial flash ROM chip select signal.

SPISI

O

(3.3 V

Output)

SPI serial flash ROM slave input signal.

SPISO

I

(3.3 V

Input)

SPI serial flash ROM slave output signal.

5.3、电路设计注意点

39-PCIE转USB 3.0电路设计

5.4、硬件实战

详细内容参考视频讲解

免责声明:本站所有文章内容,图片,视频等均是来源于用户投稿和互联网及文摘转载整编而成,不代表本站观点,不承担相关法律责任。其著作权各归其原作者或其出版社所有。如发现本站有涉嫌抄袭侵权/违法违规的内容,侵犯到您的权益,请在线联系站长,一经查实,本站将立刻删除。 本文来自网络,若有侵权,请联系删除,如若转载,请注明出处:https://haidsoft.com/148724.html

(0)
上一篇 2025-03-28 21:26
下一篇 2025-03-28 21:33

相关推荐

发表回复

您的邮箱地址不会被公开。 必填项已用 * 标注

关注微信