大家好,欢迎来到IT知识分享网。
1.create_patterns
- 仿真的patterns的数量
- 测试覆盖率
- 见到的故障的数量
- 仍保留在故障列表中的故障的数量(undetected)
- 有效的patterns的数量
- test patterns的数量
- 冗余(redundant),不可测试(unstestable)以及放弃的(aborted)故障的数量
2.write_tsdb_data
填充TSDB的内容。
3.report_edt_configurations
显示当前压缩逻辑的配置信息。
4.report_procedures
报告指定的procedure。
5.report_timeplates
显示指定的timeplate。
6.write_patterns
将当前测试向量设置为指定格式的文件。
7.set_pattern_filtering
创建一组临时可采样的scan patterns。
8.set_chain_test
为chain测试指定二进制序列;添加一个或多个序列到当前测试链中或者用所有新的序列取代当前测试链;
9.report_powet_metrics
显示shift和cpature对于指定测试patterns的功耗指标;应该是test pattern不同,对应的power也不同。
10.report_statistics
向屏幕显示详细的统计报告;这个工具也会报告cpu时间,及自调用主进程运行的积累cpu时间。
11.set_procfile_name
指定工具稍后处理的新过程文件。
12.set_pattern_filtering
创建采样扫描patterns的临时集合;
13.read_faults
使用指定故障文件或TSDB中的故障更新故障列表。该命令通过添加或移除影响故障的数量,在进行ATPG或故障仿真之前,必须要先识别故障,
14.set_context
指定Tessent Shell当时使用的context。
- dft
在基础的dft context中,在setup mode下加载设计,然后转换到insertion mode来执行设计编辑命令。当和-scan或-edt options一起使用时,dft context被用来插入scan chains或者插入EDT controller。 - patterns
设置context为patterns,将提供于scan和IJTAG pattern 生成,ICL提取,和scan pattern诊断有关的功能。 - scan
在patterns和dft下都可选的switch。当在patterns context下指定时,为了standard ATPG、Tessent TestKompress、和LogicBIST patterns指定ATPG和simulation功能。在dft context下指定时,是为了进行scan insertion。 - scan_retargeting
在patterns context下使用的选项,为了在top level中retargeting core-level测试向量使能扫描向量retargeting功能。 - design_identifier design_id
为当前设计分配一个标识符。 - force
强制Tessent Shell进入指定的context。
15.add_faults
添加faults到当前fault list中,忽略当前test patterns集中所有的patterns,设置所有的faults为undetected(工具假定可能出现的故障,将这些故障添加到故障列表中)。
16.add_nofaults
在pin pathnames、指定instances的pin names或者modules中设置nofault(设置之后,工具认为在pin或者mudules上没有faults)。
17.write_patterns
以指定格式保存当前测试向量集到文件中。
18.set_module_matching_options
定义可接受的前缀和后缀或者规则表达式,当匹配ICL模块到设计中时使用。
19.report_procedures
显示指定的procedure。
20.add_clocks
为了正常的扫描操作添加scan或non-scan时钟到时钟列表中。
声明一个pin或者一个port做为时钟,定义的时钟可能是source或者generate source,也可以是branch类型,取决于使用的current context来定义允许的时钟类型。
当一个时钟定义具有-period选项时,时钟被定义为异步源,当具有-reference选项时,被定义为generated clock,具有-branch选项时被定义为branch clock。否则时钟被认为是同步源。各种时钟类型如图1所示,source clock被黑色标志所表示,作为异步源,但是它们也可以作为同于源,一个异步时钟可以自由运行和pulse,具有任意的周期,同步源在tester或者ATPG simulator的控制下pulse或者保持idle,idle状态使用off_state值控制。
对于ATPG和scan DRC,只支持同步时钟,branch clocks被忽略,generated clock通过忽略指定的-reference、-fre_divider和-fre_multiplier选项转换为同步时钟。可以约束时钟端口到它的关闭状态,为了抑制在ATPG process期间被作为capture 时钟使用(不适用它当capture clock)。
ICL extraction和memory BIST pre-DFT DRC支持所有的时钟类型,这能够充分描述完整的功能时钟网络,因为它与不同的instruments和测试电路以及各种存储器有关。
在ICL extraction和期间,clock sources,generated clocks和branch clocks使用ICL构造表示,被定义在当前设计的ports上的Clock sources被报告为ClockPorts,具有tessent_clock_periods属性捕获它的周期,tessent_clock_periods属性值为“all ”,这是为了对不同测试模式使能不同的时钟周期做准备,today,在ICL中只有一个period被描述,应用于所有的模式。
使用add_clocks定义在internal pins上的时钟,使用module named <design_name>add_clock捕获到ICL中,如下所示:
21.create_capture_procedures
基于来自patterns(?)或者在command line指定的时钟序列(set_capture_clock clk)创建named capture procedures。
22.read_sdc
从Synopsys Design Constraint(SDC)文件中读取false path和multicycle path信息。在运行ATPG之前,通常确定false和multicycle paths作为静态时域分析的一部分。
read_sdc命令解析SDC文件,查看set_false_path命令,set_multicycle_path命令以及其他合适的命令和参数,一个总的信息展示了SDC文件中发现的相关命令:
- false path的数量——在操作的功能模式下paths是无效的,或者由于应用的测试约束而不可测,来源于SDC命令set_false_path,指定false路径的时序。
- multicycle paths的数量——路径的总时间延迟大于时钟周期,来源于SDC命令set_multicycle_path。
- case analysis的数量——条件false paths,具有布尔条件,如果违背相关条件,考虑false path的影响。条件false paths来源SDC命令set_case_analysis命令定义的布尔约束。
- disable timings的数量——来源于SDC命令set_disable_timing,disable电路中指定的时序弧,被用来加速工具的运行时间,set_disable_timing命令实际上等价于set_false_path命令。
- clock groups的数量——时钟分组的数量。
免责声明:本站所有文章内容,图片,视频等均是来源于用户投稿和互联网及文摘转载整编而成,不代表本站观点,不承担相关法律责任。其著作权各归其原作者或其出版社所有。如发现本站有涉嫌抄袭侵权/违法违规的内容,侵犯到您的权益,请在线联系站长,一经查实,本站将立刻删除。 本文来自网络,若有侵权,请联系删除,如若转载,请注明出处:https://haidsoft.com/157871.html